首页> 外文OA文献 >Reducing leakage in a high-performance deep-submicron instruction cache

【2h】

Reducing leakage in a high-performance deep-submicron instruction cache

机译：减少高性能深亚微米指令缓存中的泄漏

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Michael Powell; Se-hyun Yang; Babak Falsafi; Kaushik Roy; Senior Member; T. N. Vijaykumar;
展开▼
作者单位

展开▼
年度 2001
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Reducing leakage in a high-performance deep-submicron instructioncache [J] . Powell M., Se-Hyun Yang, Falsafi B., IEEE transactions on very large scale integration (VLSI) systems . 2001,第1期

机译：减少高性能深亚微米指令缓存中的泄漏
2. Let Caches Decay: Reducing Leakage Energy via Exploitation of Cache Generational Behavior [J] . Zhigang Hu, Stefanos Kaxiras, Margaret Martonosi ACM transactions on computer systems . 2002,第2期

机译：让缓存衰减：通过利用缓存生成行为减少泄漏能量
3. Exploiting Replicated Cache Blocks to Reduce L2 Cache Leakage in CMPs [J] . Kim, H., Ahn, IEEE transactions on very large scale integration (VLSI) systems . 2013,第10期

机译：利用复制的缓存块来减少CMP中的L2缓存泄漏
4. An integrated circuit/architecture approach to reducing leakage in deep-submicron high-performance I-caches [C] . Yang, S., Powell, . 2001

机译：减少深亚微米高性能I缓存中泄漏的集成电路/架构方法
5. LowLEAC: Low Leakage Energy Architecture for Caches [D] . Girmal, Rashmi. 2017

机译：Lowleac：缓存低漏电能量架构
6. Reducing the WCET and analysis time of systems with simple lockable instruction caches [O] . Alba Pedro-Zapater, Juan Segarra, Rubén Gran Tejero, 2020

机译：用简单的可锁定指令缓存减少WCET和分析时间
7. An Integrated Circuit/Architecture Approach to Reducing Leakage in Deep-Submicron High-Performance I-Caches [O] . Se-Hyun Yang, Michael D. Powell, Babak Falsafi, 2001

机译：减少深亚微米高性能I缓存泄漏的集成电路/架构方法

Reducing leakage in a high-performance deep-submicron instruction cache

著录项

引文网络

相似文献

相关主题

期刊订阅